PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000207883 A

(43) Date of publication of application: 28 . 07 . 00

(51) Int. CI

G11C 11/407 G11C 11/409

(21) Application number: 11007859

(22) Date of filing: 14 . 01 . 99

(71) Applicant:

NEC ENG LTD

(72) Inventor:

NAGAO YASUSHI


(54) SYNCHRONOUS DRAM

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a synchronous DRAM(dynamic random access memory) that is harder to generate a needless cycle than in a method in which pre-charge operation is performed using an auto-pre-charge and that can shorten the memory cycle time more than in a method performing pre-charge operation using a pre-charge command.

SOLUTION: An exclusive external control signal line DSF1 for performing pre-charge operation is added to this device, a signal is guided to a pre-charge control circuit 106 for controlling pre-charge operation through a controller 105. A bank latch 107 stores tank information at the time of input of a column address read (write)-command, and the information is sent to the pre-charge control circuit. When an external control signal DSF1 is inputted, the controller 105 makes the pre-charge control circuit 106 function, and start of pre-charge operation is required. Thereby, pre-charge can be started at the final of a burst cycle in which judgment for existence of pre-charge is easy.

COPYRIGHT: (C)2000,JPO



(12)公開特許公報 (A)

(19)日本国特許庁 (JP)

(11)特許出願公開番号

特開2000-207883

(P2000-207883A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.Cl. 7

識別記号

FΙ

テーマコート・

(参考)

G11C 11/407

11/409

G11C 11/34

362

S 5B024

353

F.

審査請求 未請求 請求項の数5 OL (全13頁)

(21)出願番号

特願平11-7859

(22)出願日

平成11年1月14日(1999.1.14)

(71)出願人 000232047

日本電気エンジニアリング株式会社

東京都港区芝浦三丁目18番21号

(72)発明者 永尾 泰志

東京都港区芝浦三丁目18番21号 日本電気

エンジニアリング株式会社内

(74)代理人 100111729

弁理士 佐藤 勝春

Fターム(参考) 5B024 AA15 BA07 BA21 CA11 CA16


(54) 【発明の名称】シンクロナスDRAM

(57)【要約】

【課題】 オートプリチャージを使用してプリチャージ動作をする方法より無駄なサイクルが発生し難く、また、プリチャージコマンドを使用してプリチャージ動作をする方法よりメモリサイクル時間を短縮できるシンクロナスDRAMを提供する。

【解決手段】 プリチャージ動作を行わせるための専用の外部制御信号線DSF1を付加し、コントローラ105を介して、プリチャージ動作を制御するためのプリチャージ制御回路106に導く。バンクラッチ107は、カラムアドレス・リード(ライト)コマンド入力時のバンク情報を記憶し、プリチャージ制御回路106に送出される。外部制御信号DSF1が入力すると、コントローラ105は、プリチャージ制御回路106を機能させ、プリチャージ動作の開始を要求させる。

【効果】 プリチャージの有無の判断が容易なバーストサイクルの最後にプリチャージを起動できる。



【特許請求の範囲】

【請求項1】プリチャージ動作を行わせるための専用の 外部制御信号線を付加し、コマンドに依らず、該外部制 御信号線からの外部制御信号の入力により、強制的にプ リチャージを実行できるようにしたことを特徴とするシ ンクロナスDRAM。

【請求項2】プリチャージ動作部へプリチャージ動作の 開始を要求するプリチャージ制御回路と、

カラムアドレスリード (ライト) コマンド入力時に当該 バンク情報を記憶するバンクラッチと、

前記プリチャージ専用の外部制御信号線を介して入力す る外部制御信号に応答して、前記バンクラッチが記憶す るバンク情報を前記プリチャージ制御回路へ送出させ、 該パンクへのプリチャージを実行させるコントローラと を有することを特徴とする請求項1記載のシンクロナス DRAM.

【請求項3】外部制御信号線を付加し、該信号線を介し た外部制御信号が入力すると、所定のカウンタのカウン ト値によって、バーストサイクルを中断させ、またはプ リチャージ動作を開始させるようにしたことを特徴とす 20 るシンクロナスDRAM。

【請求項4】バーストモードにおける初期アドレスが設 定され、クロックに同期して、バースト動作のためのア ドレスを生成するためのカウント動作を行うカウンタユ ニットと、

該カウンタユニットを制御するカウンタ制御回路と、 プリチャージ動作部へプリチャージ動作の開始を要求す るプリチャージ制御回路と、

カラムアドレスリード (ライト) コマンド入力時に当該 バンク情報を記憶するバンクラッチと、

前記外部制御信号をカウントする1ピットのカウンタ と、

該カウンタをリセットする機能を有し、カウント値によ って前記カウンタ制御回路または前記プリチャージ制御 回路へ前記外部制御信号を通知して、それぞれの回路を 機能させ、またプリチャージ指示のときには前記バンク ラッチが記憶するバンク情報を前記プリチャージ制御回 路へ送出させるコントローラとを設けたことを特徴とす る請求項3記載のシンクロナスDRAM。

【請求項5】請求項1ないし請求項4のいずれかに記載 40 のシンクロナスDRAMを複数個バス接続し、チップセ レクト信号によって個別選択することを特徴とするシン クロナスDRAM。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シンクロナスDR AM (ダイナミック型ランダムアクセスメモリ) に関 し、特に、バースト転送に利用して有効なシンクロナス DRAMに関する。

[0002]

【従来の技術】シンクロナスDRAMは、パソコンのメ インメモリで現在主流となっているタイプのDRAMで あり、システムクロックに同期して動作することを特徴 とする。シンクロナスDRAMでは、アドレスの指定を コマンドの形で行うため、読み始めには若干時間がかか るが、その後は内部のパイプラインにより、1クロック につき1つのデータを読み出すことができる (日経パソ コン新語辞典)。

【0003】図8は、この種の一般的なシンクロナスD 10 RAMの一例を示すブロック図であり、特開平8-115593 号公報等にも同内容の記載がある。

【0004】このシンクロナスDRAMにおいては、バ ーストモードでは、ロウデコーダ801Aによって選択され た1本のワード線に対して、カラムアドレスカウンタ806 によって次々に指定されるアドレスの相補データ線が選 択され、指定されただけのバースト数のデータが連続的 にリードまたはライトできるようになっている。

【0005】図9は、図8におけるカラムアドレスカウ ンタ806の構成例を示すプロック図である。図9におい て、カウンタユニット(COUNTER UNIT)900は、入力され る初期アドレスのビット構成に対応したビット数のカウ ンタを有しており、バーストレングスをカウントするユ ニットである。

【0006】カラムアドレスジェネレータ (COLUMN ADD) RESS GENERATOR) 901は、カウンタユニット900の出力に 基づいてカラム系の選択をし、バーストエンドモニタ90 2がカウンタユニット900の出力信号をモニタしてパース トエンドを検出すると、カウンタ制御回路903はカウン タユニット900の動作を制御する。

30 【0007】また、バーストエンドモニタ902(BURST EN D MONITOR)は、オートプリチャージが選択されている場 合にバーストエンドをプリチャージ動作部 (図示省略) へ通知する。コントローラ(CONTROL LOGIC & TIMING GE NERATOR)904は、オートプリチャージの有無をバースト エンドモニタ902に通知するとともに、コマンドをカウ ン夕制御回路903(COUNTER CONTROL LOGIC)に送出する。 【0008】次に、カラムアドレスカウンタ806の動作 について説明する。

【0009】図9において、バーストエンドモニタ902 には、あらかじめモードレジスタ (コントローラ810に 内蔵される。)に設定されたバーストレングスがセット され、初期カラムアドレスがカウンタユニット(COUNTER UNIT)900とカラムアドレスジェネレータ(COLUMN ADDRE SSGENERATOR)901にセットされた後、内部クロック信号 ICLKに同期してカウンタユニット900のカウント動 作が開始される。

【0010】このカウントの出力はカラムアドレスジェ ネレータ901に入力され、カラムアドレスを出力する。 そして、カウンタユニット900のカウンタ値をバースト

50 エンドモニタ902でモニタすることにより、バーストエ

4

ンドを検出し、バーストエンドであればカウンタ制御回路903へ通知し、カウンタユニット900のカウントを中止させる。

【0011】また、バーストエンドモニタ902は、オートプリチャージが選択されている場合は、バーストエンドをプリチャージ動作部へ送出し、プリチャージ動作を開始させる。

【0012】さらに、バーストレングスがフルページの場合は、バーストエンドが発生しないため、バーストストップ・イン・フルページコマンドをコントローラ904に入力することにより、同様にカウンタユニット900のカウントを中止できる。

【0013】ところで、シンクロナスDRAMのリードコマンドの一つに、カラムアドレス・リード・ウイズ・オートプリチャージコマンドがある。このコマンドは、リード動作の一態様としてモードレジスタにバーストリードが設定されている場合に、リードコマンドが入力すると、所定のアドレス入力端子上のアドレス信号の値によって、オートプリチャージが選択されるというものである。

【0014】このカラムアドレス・リード・ウィズ・オートプリチャージコマンドでオートプリチャージを選択し、バーストモードのバーストレングスを4に設定した場合のタイミングを図10に示す。

【0015】図10において、バンク(BANK)0に対するバーストリード動作を開始するためのカラムアドレス・リードコマンドが入力され、同時にアドレス入力端子A10にハイレベルが入力されていることでオートプリチャージが選択され、4回のバーストモードサイクルの終了後、自動的にプリチャージ動作が開始されている。このプリチャージ動作は、コマンドの入力を必要としないため、バンク0のバーストモードサイクル終了直後に、次のバンク1に対するカラムアドレス・リードコマンドの入力が可能であり、連続したリードデータ出力が可能になる。

[0016]

【発明が解決しようとする課題】上述のように、オートプリチャージはプリチャージコマンドの入力の必要がなく、メモリサイクル時間の短縮に有効であるが、上述した従来のシンクロナスDRAMでは、オートプリチャー 40 ジを行う設定をパーストサイクルの最初のカラムアドレス・リード/ライトコマンドで行う必要がある。

【0017】そのため、現在実行中のバーストサイクルの次のサイクルに対してプリチャージが必要であるかどうかの予測が困難であるので、オートプリチャージを使用しないプリチャージコマンドを入力したり、または不必要なオートプリチャージにより、メモリサイクルを必要以上に長くしてしまうことがあるという問題がある。

【0018】図11は、パーストモードのパーストレン グスを4に設定した場合において、パンク0に対するパ 50 ーストリードサイクル中に、バンク 0 のサイクルよりも 優先度の高い割り込みサイクルがバンク 1 に対して行わ れた場合のタイミングチャートを示している。

【0019】図11において、バンク0に対するロウアドレスストローブ・バンクアクティブコマンド(ACT)の入力後、コマンド入力が可能な時間を経てカラムアドレス・リードコマンドReadを入力している。この図では、カラムアドレス・リードコマンドReadの入力時に、アドレス入力端子A10をロウレベルに維持してオートプリチャージを実行しない設定にしているため、バーストサイクルの終了後にプリチャージコマンドPREを入力する必要がある。しかし、バンク1に対しての割り込みサイクルのカラムアドレス・リードコマンドReadと衝突してしまうため、バンク0のサイクルが遅れてしまう様子を示している。

【0020】この図11のようなサイクルは、特にディスプレイ表示システムなどに使用される画像メモリへのアクセスに多く見られ、バンク0に対するサイクルのようにロウアドレスを変更するサイクルが多く発生し、バンク1に対する優先度の高い割り込みサイクルはディスプレイに表示するためのリード動作として多く発生する。

【0021】また、画像メモリへのアクセスサイクルは、不規則なサイクルが多く発生するため、サイクルの最初に入力の必要なオートプリチャージは、サイクル時間の短縮に効果がないのが現状である。

【0022】したがって、本発明の目的は、シンクロナスDRAMを制御するシステムにおいて、メモリサイクル時間を短縮することによって、メモリアクセス効率の向上を図ったシンクロナスDRAMを提供することにある。

[0023]

【課題を解決するための手段】第1の本発明のシンクロナスDRAMは、プリチャージ動作を行わせるための専用の外部制御信号線を付加し、コマンドに依らず、該外部制御信号線からの外部制御信号の入力により、強制的にプリチャージを実行できるようにしたことを特徴とする。

【0024】また、第2の本発明のシンクロナスDRA Mは、外部制御信号線を付加し、該信号線を介した外部 制御信号が入力すると、所定のカウンタのカウント値に よって、バーストサイクルを中断させ、またはプリチャ ージ動作を開始させるようにしたことを特徴とする。

【0025】さらに、本発明の好ましい実施の形態は、 プリチャージ動作部へプリチャージ動作の開始を要求す るプリチャージ制御回路と、カラムアドレスリード (ラ イト) コマンド入力時に当該バンク情報を記憶するバン クラッチと、前記プリチャージ専用の外部制御信号線を 介して入力する外部制御信号に応答して、前記バンクラ ッチが記憶するバンク情報を前記プリチャージ制御回路 へ送出させ、該バンクへのプリチャージを実行させるコ ントローラとを有することを特徴とする。

【0026】さらに、 本発明の好ましい実施の形態 バーストモードにおける初期アドレスが設定さ れ、クロックに同期して、バースト動作のためのアドレ スを生成するためのカウント動作を行うカウンタユニッ トと、該カウンタユニットを制御するカウンタ制御回路 と、プリチャージ動作部へプリチャージ動作の開始を要 求するプリチャージ制御回路と、カラムアドレスリード (ライト) コマンド入力時に当該バンク情報を記憶する 10 バンクラッチと、前記外部制御信号をカウントする1ビ ットのカウンタと、該カウンタをリセットする機能を有 し、カウント値によって前記カウンタ制御回路または前 記プリチャージ制御回路へ前記外部制御信号を通知し て、それぞれの回路を機能させ、またプリチャージ指示 のときには前記バンクラッチが記憶するバンク情報を前 記プリチャージ制御回路へ送出させるコントローラとを 設けたことを特徴とする。

【0027】本発明は、プリチャージ動作を行わせるた めの信号線1本をシンクロナスDRAMに付加し、プリ 20 チャージ動作を制御するための回路に接続する機構を持 つことにより、他のコマンド入力と同時にプリチャージ 動作を開始することができ、メモリサイクル時間を短縮 することを可能とする。

【0028】特に、オートプリチャージはプリチャージ コマンドの入力の必要がなく、メモリサイクル時間の短 縮に有効であるが、オートプリチャージを行う設定をバ ーストサイクルの最初のカラムアドレス・リード/ライ トコマンドで行う必要があるため、現実行中のバースト サイクルの次のサイクルに対してプリチャージが必要で 30 あるかどうかの予測が困難であり、従来は、オートプリ チャージを使用しないプリチャージコマンドを入力した り、または不必要なオートプリチャージを行ったりし て、メモリサイクルを必要以上に長くしてしまう問題が ある。

【0029】本発明では、プリチャージ動作を行わせる ための信号線1本をシンクロナスDRAMに付加し、プ リチャージ動作を制御するための回路に接続する機構を 採用ことにより、プリチャージの有無の判断が容易であ るバーストサイクル最後にプリチャージ動作を起動で き、また、他のコマンド入力と同時にプリチャージ動作 を開始することができるため、メモリサイクル時間を短 縮することができるようになった。

[0030]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して説明する。

【0031】まず、シンクロナスDRAMについて述 べ、その後に、本発明の特徴部分となるカラムアドレス カウンタについて詳述する。

の一例の概略ブロック図が示されている。このシンクロ ナスDRAMは、メモリバンク (MEMORY BANK) 0を構成 するメモリアレイ(MEMORY ARRAY)800Aと、メモリバンク 1を構成するメモリアレイ800Bとを備える。上記それぞ れのメモリアレイ800A、800Bは、マトリクス配置された ダイナミック型メモリセルを備え、図に従えば、同一列 に配置されたメモリセルの選択端子は列毎のワード線 (図示せず) に結合され、同一行に配置されたメモリセ ルのデータ入出力端子は行毎に相補データ線(図示せ ず)に結合される。

【0033】センスアンプ・カラム選択回路802Aにおけ るセンスアンプ(SENSE AMPLIFIER)は、メモリセルから のデータ読出しによって各々の相補データ線に現れる微 小電位差を検出して増幅する増幅回路である。また、セ ンスアンプ・カラム選択回路802Aにおけるカラムスイッ チ回路は、相補データ線を各別に選択して相補共通デー 夕線(I/O BUS) に導通させるためのスイッチ回路であ る。カラムスイッチ回路はカラムデコーダ(COLUMN DECO DER)803Aによるカラムアドレス信号のデコード結果に従 って選択動作される。

【0034】メモリアレイ800B側にも上記と同様にロウ デコーダ801B、センスアンプ・カラム選択回路802B及び カラムデコーダ803Bが設けられる。上記メモリバンク80 OAと800Bの相補共通データ線(I/O BUS)は、入力バッフ ァ(INPUT BUFFER)808の出力端子及び出力バッファ(OUTP UT BUFFER)809の入力端子に接続される。入力バッファ8 08の入力端子及び出力バッファ809の出力端子は8ビッ トのデータ入出力端子 I/O0~I/O7に接続され

【0035】また、アドレス入力端子A0~A11から供給 されるロウアドレス信号とカラムアドレス信号を保持す るためのカラムアドレスバッファ(COLUMN ADDRESS BUFF ER)805とロウアドレスバッファ(ROW ADDRESS BUFFER)80 4を備え、さらに、ダイナミックメモリセルをリフレッ シュするためのリフレッシュカウンタ(REFRESH COUNTE R)807を備える。

【0036】リフレッシュカウンタ807は、そこから出 力されるリフレッシュアドレス信号をロウアドレス信号 として取り込むため、ロウアドレスバッファ804に接続 され、ロウアドレスバッフ804は前述のロウデコーダ801 A,801Bに接続される。カラムアドレスバッファ805の出 力はカラムアドレスカウンタ(COLUMN ADDRESS COUNTER). 806に供給され、カラムデコーダ803A,803Bに向けて出力 する。

【0037】コントローラ(CONTROL LOGIC & TIMING GE NERATOR)810には、クロック信号CLK、クロックイネ ープル信号CKE、チップセレクト信号/CS、カラム アドレスストローブ信号/CAS、ロウアドレスストロ ープ信号/RAS、ライトイネーブル信号/WE、デー 【0032】図8には、一般的なシンクロナスDRAM 50 夕入出力マスクコントロール信号DQMなどの外部制御

ができる。

たない。

8 出力バッファ809への接続などの処理によって行うこと

信号と、アドレス入力端子A0~A11からの制御データ及び基準電圧Vref とが供給される。そして、それらの信号のレベルの変化やタイミングなどに基づいて、シンクロナスDRAMの動作モード及び上記各回路ブロックの動作を制御するための内部タイミング信号を形成し、そのためのコントロールロジックとモードレジスタを備える。

【0038】次に、このシンクロナスDRAMの動作について説明する。

【0039】アドレス入力端子A0~A11から供給されるロウアドレス信号とカラムアドレス信号は、カラムアドレスバッファ805とロウアドレスバッファ804にアドレスマルチプレクス形式で取り込まれる。供給されたアドレス信号はそれぞれのバッファ805と804が保持する。

【0040】ロウアドレスバッファ804は、リフレッシュ動作モードにおいては、リフレッシュカウンタ 807から出力されるリフレッシュアドレス信号をロウアドレス信号として取り込む。カラムアドレスバッファ805の出力は、カラムアドレスカウンタ806のプリセットデータとして供給され、カラムアドレスカウンタ806は、後述のコマンドなどで指定される動作モードに応じて、上記プリセットデータとしてのカラムアドレス信号、又はそのカラムアドレス信号を順次インクリメントした値を、カラムデコーダ803A,803Bに向けて出力する。

【0041】ロウデコーダ801A,801Bによるロウアドレス信号のデコード結果に従って1本のワード線が選択レベルに駆動される。メモリアレイ800A,800Bの図示しない相補データ線は、センスアンプ・カラム選択回路802A,802Bに結合され、センスアンプ・カラム選択回路802A,802Bにおけるセンスアンプは、メモリセルからのデー30夕読出しによって各々の相補データ線に現れる微小電位差を検出して増幅し、カラムスイッチ回路がカラムデコーダ803A,803Bよるカラムアドレス信号のデコード結果に従って相補データ線を各別に選択して相補共通データ線(I/0 BUS)に導通させ、データのリード、及びライトを行う。

【0042】上記ロウアドレス信号は、内部クロック信号ICLKの立ち上がりエッジに同期する後述のロウアドレスストローブ・バンクアクティブコマンドサイクルにおけるアドレス入力端子A0~A11のレベルによって定義される。アドレス入力端子A11からの入力は、上記ロウアドレスストローブ・バンクアクティブコマンドサイクルにおいてバンク選択信号とみなされる。

【0043】即ち、アドレス入力端子A11の入力がロウレベルの時、メモリアレイ800A (バンク0)が選択され、ハイレベルの時はメモリアレイ800B (バンク1)が選択される。メモリバンクの選択制御は、特に制限されないが、選択メモリバンク側のロウデコーダのみの活性化、非選択メモリバンク側のカラムスイッチ回路の全非選択、選択メモリバンク側のみの入力バッファ808及び

【0044】一方、上記カラムアドレス信号は、内部クロック信号ICLKの立ち上がりエッジに同期するリード又はライトコマンド(後述のカラムアドレス・リードコマンド、カラムアドレス・ライトコマンド)サイクルにおけるアドレス入力端子AO~A8のレベルによって定義

される。そして、この様にして定義されたカラムアドレ

スはパーストアクセスのスタートアドレスとされる。 【0045】クロック信号CLKは、シンクロナスDRAMのマスタクロックとされ、その他の外部入力信号は、当該内部クロック信号ICLKの立ち上がりエッジに同期して有意とされる。チップセレクト信号/CSは、そのロウレベルによってコマンド入力サイクルの開始を指示する。チップセレクト信号/CSがハイレベルのとき(チップ非選択状態)やその他の入力は意味を持

【0046】クロックイネーブル信号CKEは、次のクロック信号CLKの有効性を指示する信号であり、クロックイネーブル信号CKEがハイレベルであれば次のクロック信号CLKの立ち上がりエッジが有効とされ、ロウレベルのときには無効とされる。さらに、図示しないが、リードモードにおいて、出力バッファ809に対するアウトブットイネーブルの制御を行う外部制御信号もコントローラ810に供給され、その信号が例えばハイレベルのときには出力バッファ809は高出力インビーダンス状態にされる。

【0047】後述のプリチャージコマンドサイクルにおけるアドレス入力端子A10の入力は、相補データ線などに対するプリチャージ動作の態様を指示し、そのハイレベルはプリチャージの対象が双方のメモリバンクであることを指示し、そのロウレベルは、アドレス入力端子A11で指示されている一方のメモリバンクがプリチャージの対象であることを指示する。

【0048】次に、コマンドによって指示されるこのシンクロナスDRAMの主な動作モードについて説明する。

【0049】(1) モードレジスタセットコマンド(M OD)

40 モードレジスタをセットするためのコマンドであり、/ CS, /RAS, /CAS, /WE=ロウレベルによって当該コマンド指定され、セットすべきデータ (レジスタセットデータ) はアドレス入力端子A0~A11を介して与えられる。レジスタセットデータは、特に制限されないが、バーストレングス、CASレイテンシイ、ライトモードなどとされる。また、設定可能なバーストレングスは、1, 2, 4, 8, フルベージとされ、設定可能なフィトモードは、バーストライトとシングルライトとされる。

V

【0050】上記CASレイテンシイは、後述のカラムアドレス・リードコマンドによって指示されるリード動作において/CASの立ち下がりから出力バッファ809の出力動作までに内部クロック信号ICLKの何サイク

20

の出力動作までに内部クロック信号ICLKの何サイクル分を費やすかを指示するものである。読出しデータが確定するまでにはデータ読出しのための内部動作時間が必要とされるが、それを内部クロック信号ICLKの使用周波数に応じて設定するためのものである。

【0051】換言すれば、周波数の高い内部クロック信号ICLKを用いる場合にはCASレイテンシイを相対 10的に大きな値に設定し、周波数の低い内部クロック信号ICLKを用いる場合にはCASレイテンシイを相対的に小さな値に設定する。特に制限されないが、後述するような画像処理動作において、必要ならばワード線の切り換え時間を確保するために、CASレイテンシイを大きな値に設定するよう用いるようにできる。

【0052】(2) ロウアドレスストローブ・パンクア クティブコマンド(ACT)

これは、ロウアドレスストローブの指示とアドレス入力 端子A11によるメモリバンクの選択を有効にするコマンドであり、/CS,/RAS=ロウレベル、/CAS,/WE=ハイレベルによって指示され、このときアドレス入力端子A0~A10に供給されるアドレスがロウアドレス信号として、アドレス入力端子A11に供給される信号がメモリバンクの選択信号として取り込まれる。

【0053】取り込み動作は、上述のように内部クロック信号ICLKの立ち上がりエッジに同期して行われる。例えば、当該コマンドが指定されると、それによって指定されるメモリバンクにおけるワード線が選択され、当該ワード線に接続されたメモリセルがそれぞれ対 30 応する相補データ線に導通される。

【0054】(3) カラムアドレス・リードコマンド(Read)

このコマンドは、バーストリード動作を開始するために必要なコマンドであると共に、カラムアドレスストローブの指示を与えるコマンドであり、/CS,/CAS=ロウレベル、/RAS,/WE=ハイレベルによって指示され、このときアドレス入力端子A0~A8に供給されるカラムアドレスがカラムアドレス信号として取り込まれる。これによって取り込まれたカラムアドレス信号は、バーストスタートアドレスとしてカラムアドレスカウンタ806に供給される。

【0055】これによって指示されたバーストリード動作においては、その前にロウアドレスストローブ・バンクアクティブコマンドサイクルでメモリバンクと、それにおけるワード線の選択が行われており、当該選択ワード線のメモリセルは、内部クロック信号ICLKに同期してカラムアドレスカウンタ806から出力されるアドレス信号に従って順次選択されて連続的に読出される。連続的に読出されるデータ数は、上記バーストレングスに50

よって指定された個数とされる。また、出力バッファ80 9からのデータ読出し開始は上記 CASレイテンシイで規定される内部クロック信号 ICLKのサイクル数を待って行われる。

【0056】(4) カラムアドレス・ライトコマンド(Write)

ライト動作の態様として、モードレジスタにバーストライトが設定されているときは、当該バーストライト動作 を開始するために必要なコマンドとされ、ライト動作の 態様としてモードレジスタにシングルライトが設定され ているときは、当該シングルライト動作を開始するため に必要なコマンドとされる。

【0057】更に、当該コマンドは、シングルライト及びパーストライトにおけるカラムアドレスストローブの指示を与える。当該コマンドは、/CS,/CAS,/WE=ロウレベル、/RAS=ハイレベルによって指示され、このときアドレス入力端子A0~A8に供給されるアドレスがカラムアドレス信号として取り込まれる。これによって取り込まれたカラムアドレス信号は、パーストライトにおいてはパーストスタートアドレスとしてカラムアドレスカウンタ806に供給される。

【0058】これによって指示されたパーストライト動作の手順もパーストリード動作と同様に行われる。但し、ライト動作にはCASレイテンシイはなく、ライトデータの取り込みは当該カラムアドレス・ライトコマンドサイクルから開始される。

【0059】(5) カラムアドレス・リード・ウィズ・ オートプリチャージコマンド (RP)

リード動作の態様としてモードレジスタにバーストリー 80 ドが設定されている場合には、カラムアドレス・リードコマンド入力時に、アドレス入力端子A10はオートプリチャージを選択するかどうかの決定に使用される。カラムアドレス・リードコマンドの入力時にアドレス入力端子A10がハイレベルであると、オートプリチャージが選択され、CASレイテンシイが2に設定されている場合は最後に出力されるバーストデータの1クロック前で、自動的にプリチャージが開始され、CASレイテンシイが3に設定されている場合は最後に出力されるバーストデータの2クロック前で、自動的にプリチャージが開始されるパーストデータの2クロック前で、自動的にプリチャージが開始 される。

【0060】(6) カラムアドレス・ライト・ウィズ・オートプリチャージコマンド(WP)

ライト動作の態様としてモードレジスタにパーストライトが設定されている場合には、カラムアドレス・ライトコマンド入力時に、アドレス入力端子A10はオートプリチャージを選択するかどうかの決定に使用される。カラムアドレス・ライトコマンドの入力時にアドレス入力端子A10がハイレベルどあると、オートプリチャージが選択され、最後のデータが入力されてから1クロック後に自動的にプリチャージが開始される。

12

【0061】(7) プリチャージコマンド(PRE) これは、アドレス入力端子A10,A11によって選択されたメモリバンクに対するプリチャージ動作の開始コマンドとされ、/CS,/RAS,/WE=ロウレベル、/CAS=ハイレベルによって指示される。

【0062】(8) オートリフレッシュコマンド このコマンドは、オートリフレッシュを開始するために 必要とされるコマンドであり、/CS, /RAS, /CAS=ロウレベル、/WE, CKE=ハイレベルによって指示される。

【0063】(9) パーストストップ・イン・フルペー ジコマンド(BST)

フルページに対するバースト動作を全てのメモリバンクに対して停止させるために必要なコマンドであり、フルページ以外のバースト動作では無視される。このコマンドは、/CS,/WE=ロウレベル、/RAS,/CAS=ハイレベルによって指示される。

【0064】(10) ノーオペレーションコマンド(N OP)

これは、実質的な動作を行わないこと指示するコマンド 20 であり、/CS=ロウレベル、/RAS, /CAS, / WEのハイレベルによって指示される。

【0065】ここで、シンクロナスDRAMの特徴について言及しておく。シンクロナスDRAMにおいては、一方のメモリバンクでバースト動作が行われているとき、その途中で別のメモリバンクを指定して、ロウアドレスストローブ・バンクアクティブコマンACTが供給されると、上記実行中の一方のメモリバンクでの動作には何ら影響を与えることなく、当該別のメモリバンクにおけるロウアドレス系の動作が可能にされる。

【0066】例えば、シンクロナスDRAMは、外部から供給されるデータ、アドレス、及び制御信号を内部に保持する手段を有し、その保持内容、特にアドレス及び制御信号は、特に制限されないが、メモリバンク毎に保持されるようになっている。或は、ロウアドレスストローブ・バンクアクティブコマンドサイクルによって選択されたメモリブロックにおけるワード線1本分のデータがカラム系動作の前に、予め読み出し動作のために、図示しないラッチ回路にラッチされるようになっている。

【0067】したがって、データ入出力端子 I / O 0 ~ 40 I / O 7においてデータが衝突しない限り、処理が終了していないコマンド実行中に、当該実行中のコマンドが処理対象とするメモリバンクとは異なるメモリバンクに対するプリチャージコマンドPRE、ロウアドレスストローブ・バンクアクティブコマンドACTを発行して、内部動作を予め開始させることが可能である。

【0068】シンクロナスDRAMは、外部クロック信号CLKに基づいて形成される内部クロック信号ICL Kに同期してデータ、アドレス又は/RAS、/CAS 等の各種制御信号を入出力可能なメモリであると定義で きる。また、シンクロナスDRAMは、DRAMと同様の大容量メモリをSRAM (スタティック型RAM) に匹敵する高速動作させることが可能であり、また、選択された1本のワード線に対して幾つかのデータをアクセスするかをパーストレングスによって指定することによって、内蔵するカラムアドレスカウンタ806で順次カラム系の選択状態を切り換えていって複数個のデータを連続的にリード又はライトできる。

【0069】次に、図8のシンクロナスDRAMにおいて使用されているカラムアドレスカウンタ806として好適な、本発明者によって提案中のカラムアドレスカウンタについて説明する。

【0070】図5は、このアドレスカウンタのブロック図である。図5において、カウンタユニット500は、入力される初期アドレスのビット構成に対応したビット数のカウンタを有しており、これはバーストレングスをカウントするユニットである。カウンタユニット500の出力に基づいてカラム系選択をするためのカラムアドレスジェネレータ501が設けられ、そして、カウンタユニットの出力信号をモニタしてバーストエンドを検出する目的と、オートプリチャージが選択されている場合にバーストエンドをブリチャージ動作部に通知するためのバーストエンドをブリチャージ動作部に通知するためのバーストエンドモニタ502や、このバーストエンド検出結果に基づいて上記カウンタユニット500の動作を制御するためのカウンタ制御回路503を有する。

【0071】また、オートプリチャージの有無をバーストエンドモニタ502に通知するためと、コマンドをカウンタ制御回路503に送出するために、双方に接続されるコントローラ504に加え、バーストを中止させるための30 専用の信号線(DSF1)を入力するコントローラ(CONTROL LOGIC & TIMING GENERATOR)505を有する。

【0072】次に、このカラムアドレスカウンタの動作について説明する。

【0073】図5において、パーストエンドモニタ502には、あらかじめモードレジスタに設定されたパーストレングスがセットされ、初期カラムアドレスがカウンタユニット500とカラムアドレスジェネレータ501にセットされた後、内部クロック信号ICLKに同期してカウンタユニット500のカウント動作が開始される。このカウントの出力はカラムアドレスジェネレータ501に入力され、カラムアドレスを出力する。

【0074】そして、カウンタユニット500のカウンタ値をパーストエンドモニタ502でモニタすることにより、パーストエンドを検出し、パーストエンドであればカウンタ制御回路503へ通知し、カウンタユニット500のカウントを中止させるとともに、オートプリチャージが選択されている場合は、パーストエンドをプリチャージ動作部へ送出し、プリチャージ動作を開始させる。

Kに同期してデータ、アドレス又は/RAS、/CAS 【0075】また、バーストレングスがフルベージの場等の各種制御信号を入出力可能なメモリであると定義で 50 合は、バーストエンドが発生しないため、バーストスト

ップ・イン・フルページコマンドBSTをコントローラ504 に入力することにより、同様にカウンタユニット500の カウントを中止できる。

【0076】また、本発明の特徴は、バーストを中止させるための専用の信号線(DSF1)をコントローラ505へアクティブ入力することによってバーストサイクルは中止することにある。

【0077】チップセレクト信号を使用してシンクロナスDRAMを複数個制御するシステムにおいて、上記DSF1信号をコントローラ505へアクティブ入力して、バーストサイクルを中断した場合のタイミングを図6に示す。

【0078】図6において、チップセレクト信号/CS 0およびチップセレクト信号/CS0と関連するDSF 1、コマンド(CS0)は、複数のシンクロナスDRA Mの一方の制御信号であり、チップセレクト信号/CS 1およびチップセレクト信号/CS1と関連するDSF 1(CSO)、コマンド(CSO)は、他方の制御信号である。

【0079】コマンド(CSO)のReadは、前述のカラムアドレス・リードコマンドであり、同時にDSF1信号を 20アクティブにすることでパーストサイクルを中断し、次のクロックでコマンド(CS1)のカラムアドレス・リードコマンドReadを入力できる。

【0080】次に、プリチャージコマンドPREを入力する場合のタイミングを図7に示す。図7において、バーストモード使用時にカラムアドレス・リードコマンドRe adとA10のハイレベルを同時入力し、カラムアドレス・リード・ウィズ・オートプリチャージコマンドRPを設定しているが、DSF1信号入力によってバーストカウントを中止したため、オートプリチャージを実行できず、代わりにプリチャージコマンドPREを入力している。

【0081】しかし、このCS0に対するプリチャージコマンドPREの入力のため、CS1に対するカラムアドレス・リードコマンドReadの入力が遅れていることがわかる。

【0082】図7において、プリチャージコマンド入力によるメモリサイクルの遅延は明確であり、他のチップセレクト信号に接続されているシンクロナスDRAMへのアクセス切り換えが多ければ多いほどプリチャージコマンドPREのオーバーヘッドが増加する。

【0083】このように、この発明では、バーストモード使用時にカラムアドレス・リード・ウィズ・オートプリチャージ配を入力しても、DSF1信号入力によってバーストカウントを中止のすると、オートプリチャージを実行できず、代わりにプリチャージコマンドPREを入力なければならない。これでは、プリチャージコマンドPREの入力と他のコマンドの入力との衝突を避けなければならないため、メモリサイクル時間が長くなってしまうという問題がある。

【0084】このような問題を解決するためになされた 50 イン・フルページコマンドBSTをコントローラ104に入力

のが本発明であり、その第1実施例のカラムアドレスカウンタの構成を図1に示す。

14

【0085】図1において、カウンタユニット100は、入力される初期アドレスのピット構成に対応したピット数のカウンタを有しており、これはパーストレングスをカウントするユニットである。カラムアドレスジェネレータ101は、カウンタユニット100の出力に基づいてカラム系選択をし、パーストエンドモニタ102は、カウンタユニット100の出力信号をモニタしてパーストエンドを地出し、カウンタ制御回路103は、このパーストエンド検出結果に基づいて上記カウンタユニット100の動作を制御する。コントローラ104は、カウンタ制御回路103にコマンドを送出する。

【0086】また、ブリチャージ制御回路(PRECHARGE C ONTROL LOGIC)106は、ブリチャージ動作部(図示省略)にバンク情報を含むブリチャージ開始信号(PRECHARGE)を送出し、ロウアドレスバッファ804にブリチャージ終了信号(PRECHARGE TERMINATION)を送出する。そして、オートブリチャージの開始を通知するバーストエンド検出結果を入力するために、バーストエンドモニタ102と接続され、ロウアドレスストローブ・バンクアクティブコマンドACT、カラムアドレス・リードコマンドReadまたはカラムアドレスライトコマンドWriteを入力するためにコントローラ104と接続される。

【0087】さらに、カラムアドレス・リードコマンド ReadまたはカラムアドレライトコマンドWrite入力時の バンク情報を記憶するためのバンクラッチ回路(BANK LA TCH)107と、プリチャージ動作をさせるための専用の信 号線 (DSF1)を入力するためのコントローラ(CONTR 30 OL LOGIC & TIMING GENERATOR)105とが設けられ、それ ぞれがプリチャージ制御回路106と接続される。

【0088】次に、図1に示したカラムアドレスカウンタ(図8の806)の動作について説明する。

【0089】図1において、パーストエンドモニタ102には、あらかじめモードレジスタに設定されたパーストレングスがセットされ、カウンタユニット100とカラムアドレスジェネレータ101には、初期カラムアドレスがセットされる。その後、カウンタユニット100のカウント動作が、内部クロック信号ICLKに同期して開始される。

【0090】このカウンタユニット100の出力はカラムアドレスジェネレータ101に入力され、カラムアドレスを出力する。そして、カウンタユニット100のカウント値をパーストエンドモニタ102でモニタすることにより、パーストエンドを検出し、パーストエンドであればカウンタ制御回路103へ通知し、カウンタユニット100のカウントを中止させる。

【0091】バーストレングスがフルページの場合は、 バーストエンドが発生しないため、バーストストップ・ イン・フルページコマンドBSTをコントローラ104に入力

することにより、同様にカウンタユニット100のカウントを中止できる。

【0092】また、コントローラ104はカラムアドレス・リード・ウィズ・オートプリチャージコマンドRPまたはカラムアドレス・ライト・ウイズ・オートプリチャージコマンドWを認識したならば、バーストエンドモニタ102へ通知し、バーストエンドモニタ102はバーストエンドを検出すると、プリチャージ制御回路106へ通知し、プリチャージ制御回路106はプリチャージ動作部へプリチャージ動作の開始の要求をする。

【0093】バンクラッチ回路107は、コントローラ104から、カラムアドレス・リードコマンドReadまたはカラムアドレス・リードコマンドWriteとA11を入力し、これらのコマンド入力時のバンク情報を記憶する。そのバンク情報は、ブリチャージ制御回路106へ送出され、コントローラ105に入力されたDSF1信号がアクティブになった時に、バンク情報に基づいて該当するバンクへのブリチャージ要求をブリチャージ動作部へ送出する。このDSF1信号によるブリチャージ動作は、オートブリチャージ動作よりも優先され、オートブリチャージ動作に入力された場合は、オートブリチャージ動作はキャンセルされる。

【0094】図2は、パーストモードのパーストレングスを4に設定した場合において、プリチャージ動作を開始させるための専用線 (DSF1)をアクティブにした時のタイミングチャートを示している。また、図2は図11と同様にパンク0に対するパーストリードサイクル中に、パンク0のサイクルよりも優先度の高い割り込みサイクルがパンク1に対して行われた場合のタイミングを示している。

【0095】図11においては、バンク0に対するロウアドレスストローブ・バンクアクティブコマンドACTの入力後、コマンド入力が可能な時間を経てカラムアドレス・リードコマンドReadを入力しているが、カラムアドレス・リードコマンドReadの入力時に、A10をロウレベルに維持してオートブリチャージを実行しない設定にしているため、バーストサイクルの終了後にブリチャージコマンドPREを入力する必要があった。

【0096】そこで、本発明では、DSF1をアクティブにすることで、図1のバンクラッチ回路107に記憶されたバンク情報であるバンク0(DSF1と同時入力のバンク情報は次のDSF1入力時に使用される)を対象にプリチャージを行うことにした。これにより、図2に示すように、DSF1をアクティブ(ハイレベル)にした時点でバンク0に対するプリチャージが行われ、バンク1へのカラムアドレス・リードコマンドReadの同時入力が可能になるため、バンク0のサイクル時間を短縮することができるのである。

【0097】次に、本発明のカラムアドレスカウンタの第2実施例について説明する。

【0098】図3は、本発明の第2実施例のカラムアドレスカウンタの構成を示すブロック図である。

16

【0099】図3において、カウンタユニット300は、入力される初期アドレスのピット構成に対応したピット数のカウンタを有しており、これはバーストレングスをカウントするユニットである。カラムアドレスジェネレータ301はカウンタユニット300の出力に基づいてカラム系選択をし、バーストエンドモニタ302はカウンタユニット300の出力信号をモニタしてバーストエンドを検出し、カウンタ制御回路303はこのバーストエンド検出結果に基づいて上記カウンタユニット300の動作を制御する。コントローラ304はカウンタ制御回路303にコマンドを送出する。

【0100】また、カウンタ制御回路303に接続されるコントローラ304に加え、バーストサイクルを中止させるための目的とプリチャージ動作を行わせる目的を兼ねた専用の信号線(DSF1)を入力するコントローラ305と、コントローラ305から出力されるバーストストップ要求とプリチャージ動作要求をカウントするための1ビットカウンタであるDSF1カウンタ(DSF1 COUNTER)308とを設けている。

【0101】DSF1カウンタ308のカウント値は、コントローラ304からの信号によってリセットされ、DSF1カウンタ308のカウンタ出力は、カウンタ値が"0"の場合にカウンタ制御回路303へ通知され、カウンタ値が"1"の場合はプリチャージ制御回路306に通知される。

【0102】プリチャージ制御回路306は、プリチャージ動作部にバンク情報を含むプリチャージ開始信号を送30 出する制御回路であり、オートプリチャージの開始を通知するバーストエンド検出結果を入力するためにバーストエンドモニタ302と接続され、プリチャージコマンドPREを入力するためにコントローラ304と接続される。

【0103】また、バンクラッチ回路307はカラムアドレス・リードコマンドReadまたはカラムアドレス・ライトコマンドWrite入力時のバンク情報を記憶するためのものであり、プリチャージ制御回路306と接続される。

【0104】次に、本第2実施例の動作ついて説明する。

【0105】図3において、バーストエンドモニタ302には、あらかじめモードレジスタに設定されたバーストレングスがセットされ、初期カラムアドレスがカウンタユニット300とカラムアドレスジェネレータ301にセットされた後、内部クロック信号ICLKに同期してカウンタユニット300のカウント動作が開始される。このカウントの出力はカラムアドレスジェネレータ301に入力され、カラムアドレスを出力する。

【0106】そして、カウンタユニット300のカウンタ 50 値をパーストエンドモニタ302でモニタすることによ

り、バーストエンドを検出し、バーストエンドであれば カウンタ制御回路303へ通知し、カウンタユニット300の カウントを中止させる。バーストレングスがフルページ の場合は、バーストエンドが発生しないため、バースト ストップ・イン・フルページコマンドをコントローラ30 4に入力することにより、同様にカウンタユニット300の カウントを中止する。

【0107】また、本第2実施例の特徴であるDSF1 カウンタ308の初期値は"0"であり、カウント値が"0"の場合は、コントローラ305に対するDSF1信号の入力をバーストストップ要求と見做し、DSF1カウンタ308をカウントアップしてカウント値を"1"にした後、カウンタ制御回路303へカウント中止の要求を通知する。この要求により、カウンタ制御回路303は、カウンタユニット300のカウント中止の制御を行い、バーストサイクルはストップされる。

【0108】また、DSF1カウンタ308のカウンタト値が"1"の時に、コントローラ305がDSF1信号を受け付けたならば、DSF1信号の入力をプリチャージ動作要求と見なし、DSF1カウンタ308をカウントアップしてカウンタ値を"0"にした後、プリチャージ制御回路306へプリチャージ動作要求を送出し、プリチャージ制御回路306はバンク情報を含むプリチャージ動作の要求PRECHARGEをプリチャージ動作部へ送出する。

【0109】このバンク情報は、バンクラッチ回路307が、コントローラ304から、カラムアドレス・リードコマンドReadまたはカラムアドレス・ライトコマンドWriteと共にA11を入力して記憶される。そして、前述のDSF1カウンタ308から送出されたブリチャージ動作要求と共にプリチャージ制御回路306へ入力され、プリチャージ制御回路306はバンク情報に基づいて該当するバンクへのプリチャージ要求PRECHARGEをプリチャージ動作部へ送出する。

【0110】DSF1カウンタ308のカウント値は、カラムアドレス・リードコマンドRead、またはカラムアドレス・ライトコマンドWriteが入力された場合、コントローラ304から送出される信号で初期値になる。また、コントローラ304がカラムアドレス・リード/ライト・ウィズ・オートプリチャージコマンドRPを認識した後、全くDSF1のアクティブ入力が無い時は、バース 40トエンドモニタ302へ通知し、バーストエンドであればプリチャージ制御回路306へ通知し、プリチャージ制作の開始の要求をする。

【0111】次に、本実施例の動作についてタイミング チャートを使用して説明する。

【0112】図4は、チップセレクト信号を使用してシンクロナスDRAMを複数個制御するシステムにおいて、上記DSF1信号をコントローラ305へ2クロックの間だけアクティブ入力して、最初のアクティブ入力

(1クロック目)でバーストサイクルを中断し、次のアクティブ入力(2クロック目)でプリチャージ動作をした場合のタイミングチャートである。

【0113】図4において、チップセレクト信号/CS 0およびチップセレクト信号/CS0と関連するDSF 1(CS0)、コマンド(CS0)、A10(CS0)は、複数のシンクロ ナスDRAMの一方の制御信号であり、チップセレクト 信号およびチップセレクト信号/CS1ト関連するDS F1(CS1)、コマンド(CS1)、A10(CS1)は、他方の制御信 10 号である。

【0114】CS0に対して、カラムアドレス・リードコマンドreadとA10のハイレベルを同時入力することにより、オートプリチャージが選択されたバーストサイクルが開始されているが、次のクロックでDSF1(CS0)がハイレベルであるため、バーストサイクルは中断され、同時に、前述のカウンタユニット300のカウントが停止してしまうので、オートプリチャージは実行されないようになる。

【0115】そして、次のクロックでもDSF1がハイレベルであることによって、プリチャージ動作が開始される。このプリチャージ動作は、プリチャージコマンドPREの入力が不要であるため、CS0のバーストサイクル終了後、次クロックでCS1に対するカラムアドレス・リードコマンドReadの入力を可能にしており、サイクル時間を短縮している。

【0116】さらに、CS1に対するカラムアドレス・リードコマンドReadを入力して開始されたバーストサイクルが、次のクロックでDSF1 (CS1)がハイレベルであるため中断され、さらに、次のサイクルでもDS30 F1 (CS1)がハイレベルであることによって、プリチャージ動作が開始されている。このとき、CS0について、バースト動作を開始するためのロウアドレスストローブ・バンクアクティブコマンドACTが同時に入力できるようになっている。

[0117]

【発明の効果】本発明の第1の効果は、シンクロナスD RAMにおいて、オートプリチャージを使用してプリチャージ動作をする方法と比較して、無駄なサイクルが発生し難く、かつ、プリチャージコマンドを使用してプリチャージ動作をする方法と比較してメモリサイクル時間を短縮できることである。

【0118】その理由は、プリチャージ動作を行わせるための信号線1本をシンクロナスDRAMに付加し、プリチャージ動作を制御するための回路に接続する機構を採用したことにより、プリチャージの有無の判断が容易であるバーストサイクル最後にプリチャージ動作を起動でき、また、他のコマンド入力と同時にプリチャージ動作を開始することができるためである。

【0119】また、第2の効果は、バーストサイクルの 50 中断を専用の信号線を用いて行うシンクロナスDRAM

809

810

において、バーストサイクルを中断すると使用できなくなるオートプリチャージと同様の効果を得ることができ、メモリサイクル時間を短縮できることである。

【0120】その理由は、バーストサイクルを中断するための信号線とプリチャージ動作を行わせるための信号線を共用し、その信号線1本をシンクロナスDRAMに付加し、バーストサイクルを中断するための回路とプリチャージ動作を制御するための回路に接続する機構を採用したことより、バーストサイクルの中断後に、コマンド入力を必要とせず、他のコマンド入力と同時にプリチ 10ャージ動作を開始することができるためである。

【図面の簡単な説明】

【図1】本発明のシンクロナスDRAMに使用されるカラムアドレスカウンタの第1実施例のプロック図

【図2】図1に示した実施例のタイミングチャート

【図3】本発明のシンクロナスDRAMに使用されるカラムアドレスカウンタの第2実施例のブロック図

【図4】図3に示した実施例のタイミングチャート

【図5】提案中の発明におけるカラムアドレスカウンタ の一実施例のブロック図


【図6】図5に示した実施例の特長を説明するためのタイミングチャート

【図7】図5に示した実施例の問題点を指定するための タイミングチャート

【図8】一般のシンクロナスDRAMのプロック図

【図9】シンクロナスDRAMにおける従来のカラムアドレスカウンタのブロック図

【図1】



【図10】図9に示したカラムアドレスカウンタにおいてオートプリチャージ選択時パーストサイクルのタイミングチャート

20

【図11】図9に示したカラムアドレスカウンタにおいてオートプリチャージ非選択時パーストサイクルのタイミングチャート

【符号の説明】


100, 300, 500, 900 カウンタユニット 101, 301, 501, 901 カラムアドレスジェネレータ 102, 302, 502, 902 バーストエンドモニタ 103, 303, 503, 903 カウンタ制御回路 104, 304, 504, 904 コントローラ 105, 305, 505 コントローラ 106, 306 プリチャージ制御回路 107, 307 バンクラッチ 308 DSF1カウンタ 800A, 800B メモリアレイ 801A, 801B ロウデコーダ 802A, 802B センスアンプ・カラム選択回路 803A, 803B カラムデコーダ 804 ロウアドレスバッファ 805 カラムアドレスパッファ 806 カラムアドレスカウンタ 807 リフレッシュカウンタ 808 入力バッファ

【図2】


出力バッファ

コントローラ


【図6】




【図3】




【図4】




【図5】



【図7】



[図10]



【図11】

